(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-134701 (P2002-134701A)

(43)公開日 平成14年5月10日(2002.5.10)

| (51) Int.Cl. ⁷ | | 識別記号 | FΙ | | 5 | ·-マコード(参考) |
|---------------------------|--------|-------|---------|-------|------|------------|
| H01L | 27/08 | 3 3 1 | H01L | 27/08 | 331A | 5 F O 3 2 |
| G03F | 9/00 | | G 0 3 F | 9/00 | Н | 5 F O 4 6 |
| H01L | 21/027 | | H01L | 21/30 | 502M | 5F048 |
| | 21/76 | | | 21/76 | L | |
| | | | | | | |


| | | 審査請求 | 未請求 請求項の数6 OL (全 9 頁 | | | |
|----------|-----------------------------|---|---|--|--|--|
| (21)出願番号 | 特顧2000-325111(P2000-325111) | (71)出願人 | | | | |
| (22)出顧日 | 平成12年10月25日(2000.10.25) | 日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 阪本 雄彦 東京都港区芝五丁目7番1号 日本電気株 式会社内 | | | | |
| | | (74)代理人 | 100082935 弁理士 京本 直樹 (外2名) | | | |
| | | ドターム(参 | 5F032 AA34 AA45 DA04 DA25 DA33 DA78 5F046 EA12 EA23 EA30 EB05 5F048 AA04 AA09 AC01 AC03 BA01 BC06 BE03 BC14 | | | |

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】半導体製造の製造において、アライメント不良 を防止するのに必要なアライメントマークの段差を、工 程数の増加を伴うことなく形成し、製造コストの増大、 生産性の低下を防止する。

【解決手段】半導体基板11上、アライメントマーク21の形成予定領域及び素子分離領域として用いるSTI部20の形成予定領域にそれぞれトレンチ15、14を形成し、トレンチ14、15を覆うように半導体基板11上に埋込み用絶縁膜17を堆積する。CMP工程において、CMP役に埋込み用絶縁膜が残留する問題を防止するために行われるフォトリソグラフィ工程及び異方性エッチング工程を用い、トレンチ15上の埋込み用絶縁膜を予め所定の深さだけ除去する。このエッチング工程を通して、アライメントマーク21に段差を形成する。



2x c . * ser a c

【特許請求の範囲】

【請求項1】 半導体基板主面から基板内部に延在する 溝と前記溝内の絶縁体物とで構成される、半導体装置製 造のフォトリソグラフィ工程で用いる重ね合わせ用マー クおよび半導体素子を形成する活性領域間を絶縁分離す るトレンチ素子分離領域を有する半導体装置の製造方法 であって、

in a company of the second of the contract of

前記半導体基板表面に第1の絶縁膜と耐酸化性のある第 2の絶縁膜とをこの順に積層してパターニングし、前記 導体基板をドライエッチングし溝を形成する工程と、

前記溝を充填するように全面に埋込み用絶縁膜を堆積さ せた後、前記重ね合わせ用マーク形成予定領域の溝上と 前記活性領域のうちの一部の活性領域上との前記埋込み 用絶縁膜を選択的に所定の膜厚だけエッチングする工程

前記第2の絶縁膜を研磨ストッパーとした前記埋込み絶 縁膜の化学機械研磨を通して、前記活性領域間に設けた 溝に前記絶縁体物を充填すると共に前記重ね合わせ用マ ーク形成予定領域の溝に段差を有するように前記絶縁体 20 物を形成して前記重ね合わせ用マークを形成する工程 と、を含むことを特徴とする半導体装置の製造方法。

【請求項2】 前記選択的なエッチング後の前記埋込み 用絶縁膜の表面が前記第2の絶縁膜表面より下部に位置 するように前記埋込み用絶縁膜を選択的にエッチングす ることを特徴とする請求項1記載の半導体装置の製造方 法。

【請求項3】 前記重ね合わせ用マークはアライメント マーク、バーニアマークあるいは自動重ね合わせ測定マ ークであることを特徴とする請求項1または請求項2記 30 載の半導体装置の製造方法。

【請求項4】 前記溝部に段差を有する重ね合わせ用マ ークの1つであるアライメントマークを形成後に全面に 導電性膜を成膜し、続くフォトリソグラフィ工程におい て前記段差を有するアライメントマークでマスク合わせ をすることを特徴とする請求項1または請求項2記載の 半導体装置の製造方法。

【請求項5】 前記マスク合わせを通して絶縁ゲート電 解効果トランジスタのゲート電極パターンを形成するこ とを特徴とする請求項4に記載の半導体装置の製造方 法。

【請求項6】 前記導電性膜が多結晶シリコン膜、高融 点金属のシリサイド膜、高融点金属膜あるいはこれらの 積層膜であることを特徴とする請求項4または請求項5 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、トレンチ素子分離 領域を有する半導体装置の製造方法に関し、特にフォト リソグラフィ工程で使用するアライメントマーク、位置 50 た埋込み絶縁物115のみを、エッチングの時間を制御

合わせ量測定マーク等の重ね合わせ用マークの形成方法 に関する。

[0002]

【従来の技術】半導体装置製造の重要プロセスであるフ ォトリソグラフィ工程においては、アライメントマーク を基準にしてフォトマスク等の位置合わせを行うように している。アライメントマークとして、LOCOSプロ セスで形成したものを利用する場合、LOCOS表面の 高さとシリコン基板表面の高さの間に段差が少なからず 第2の絶縁膜パターンをエッチングマスクにして前記半 10 存在する。従って、後工程で低透過率の被加工膜を成膜 しても段差部分が受け継がれ、新たなアライメントマー クが再現される。そのため、再現されたアライメントマ ークを基準にしてフォトマスクの位置合わせを行うこと ができた。

> 【0003】しかし近年では微細化が進み、フォトリソ グラフィ工程での位置合わせのマージン確保のためにウ ェハー内の段差を低減する必要が生じている。そこで、 LOCOSプロセスに代えてトレンチ素子分離であるS TI (Shallow Trench Isolation)プロセスを採用し、こ のSTIプロセスにCMP (Chemical Mechanical Polis hing) による平坦化プロセスを組み合わせるという方法 が用いられるようになった。このようにST Iプロセス 及びCMPプロセスを採用し、ウェハーの段差が低減さ れたものにおいては、後工程において新たにアライメン トマークが再現されない、若しくはアライメントマーク が不明瞭になるため、可視光を透過しないポリシリコン 膜が成膜されると、アライメントマークが認識できず、 アライメント不良を発生させ、製品歩留まりを低下させ るという問題がある。

【0004】この問題を解決するための従来の技術とし て、特開平11-330381号公報に記載されるよう な方法がある。以下、従来の技術に係わる半導体装置の 製造方法を図6と図7に基づいて詳細に説明する。図6 と図7は、従来の技術に係わる半導体装置の製造方法を 工程順に示す模式的断面図である。

【0005】先ず、図6(a)に示すように、シリコン 基板111上にSTIプロセス及びCMPプロセスを用 いた公知の方法で、素子分離用のトレンチ113及びア ライメントマークを形成するためのトレンチ114を形 成する。そして、トレンチ113,114に埋込み絶縁 物115を充填し、STI部115a、アライメントマ ーク115bを形成する。そして、熱酸化膜112、n 型ウェル領域116、p型ウェル領域117を形成す る。ここで、埋込み絶縁物115には、例えば高密度プ ラズマ (High Density Plasma: HDP) CVD (化学気 相成長) 法によるシリコン酸化膜が用いられる。

【0006】次に、図6(b)に示すように、熱酸化膜 112上に形成したレジストマスク118をエッチング マスクにしてアライメントマーク115bに埋め込まれ

4. 1. 51.

20

する等によって部分的に除去して窪みを形成する。

【0007】次に、図6 (c)に示すように、レジスト マスク118を除去した後、ウェットエッチングによっ て熱酸化膜112を除去する。そして、図6(d)に示 すように、ゲート酸化膜119を熱酸化によるシリコン 酸化膜で形成する。ここで、STI部115a、アライ メントマーク115bの埋込み絶縁物の厚さはほとんど 変化しない。

【0008】次に、図7 (a) に示すように、ゲート酸 成膜する。この時、アライメントマーク115bにおい て上記窪みによる段差が形成されているため、ポリシリ コン膜120にも段差が再現される。この段差が新たな アライメントマークを構成する。

【0009】次に、図7 (b) に示すように、フォトリ ソグラフィ工程及び異方性エッチングを経て、ポリシリ コン膜120をパターニングしゲート電極121を形成 する。この時のフォトリソグラフィ工程におけるマスク 合わせは、ポリシリコン膜120が構成する段差をアラ イメントマークとして検出することによって行われる。 そして、ゲート電極121を形成すると、再びトレンチ 114における段差がシリコン基板111表面に露出す る。この後のフォトリソグラフィ工程では、トレンチ1 14における段差をアライメントマークとして使用す る。ここで、トレンチ113のSTI部115aに段差 はない。

【0010】そして、図7(c)に示すように、Nチャ ネル型MOSトランジスタ(NMOSトランジスタ)形 成予定領域及びPMOSトランジスタ形成予定領域を順 にフォトレジストで覆い、PMOSトランジスタ形成予 30 マークである。 定領域にはp型不純物(例えばボロン)をイオン注入 し、NMOSトランジスタ形成予定領域にはn型不純物 (例えばリン)をイオン注入する。詳細は省略するが、 これにより、n型ウェル領域116、p型ウェル領域1 17にそれぞれソース/ドレインとして用いられる拡散 層122, 123が形成される。これにより、LDD (Lightly Doped Drain) 構造のソース・ドレイン拡散 層が完成する。

[0011]

【発明が解決しようとする課題】上述した従来の半導体 40 これらの積層膜である。 装置の製造方法では、アライメントマーク115bに段 差を形成するための工程が追加されている。すなわち、 図6(b)に示されるアライメントマーク115bに埋 め込まれた埋込み絶縁物115を選択的に除去するため のフォトリソグラフィ工程及びエッチング工程である。 このため工程数が増加し、製造コストの増大、生産性の 低下を招く。

【0012】本発明の目的は、STIプロセス及びCM Pプロセスを用いたSTI構造の製造工程において、工 程数の増加を伴うことなくアライメントマーク等の重ね 50 【0019】まず、図1(a)に示すように、導電型がp

合わせ用マークの段差を形成することを可能とし、製造 コストの増大を防止できる半導体装置の製造方法を提供 することにある。

[0013]

【課題を解決するための手段】そこで本発明の半導体装 置の製造方法は、半導体基板主面から基板内部に延在す る溝と前記溝内の絶縁体物とで構成される、半導体装置 製造のフォトリソグラフィ工程で用いる重ね合わせ用マ ークおよび半導体素子を形成する活性領域間を絶縁分離 化膜1 1 9上にポリシリコン膜1 2 0を C V D 法により 10 するトレンチ素子分離領域を有する半導体装置の製造方 法であって、前記半導体基板表面に第1の絶縁膜と耐酸 化性のある第2の絶縁膜とをこの順に積層してパターニ ングし、前記第2の絶縁膜パターンをエッチングマスク にして前記半導体基板をドライエッチングし溝を形成す る工程と、前記溝を充填するように全面に埋込み用絶縁 膜を堆積させた後、前記重ね合わせ用マーク形成予定領 域の溝上と前記活性領域のうちの一部の活性領域上との 前記埋込み用絶縁膜を選択的に所定の膜厚だけエッチン グする工程と、前記第2の絶縁膜を研磨ストッパーとし 20 た前記埋込み絶縁膜の化学機械研磨を通して、前記活性 領域間に設けた溝に前記絶縁体物を充填すると共に前記 重ね合わせ用マーク形成予定領域の溝に段差を有するよ うに前記絶縁体物を形成して前記重ね合わせ用マークを 形成する工程と、を含む。ここで、前記選択的なエッチ ング後の前記埋込み用絶縁膜の表面が前記第2の絶縁膜 表面より下部に位置するように前記埋込み用絶縁膜を選 択的にエッチングするとよい。

> 【0014】上記の前記重ね合わせ用マークはアライメ ントマーク、ノギスマークあるいは自動重ね合わせ測定

> 【0015】また、本発明の半導体装置の製造方法で は、前記溝部に段差を有する重ね合わせ用マークの1つ であるアライメントマークを形成後に全面に導電性膜を 成膜し、続くフォトリソグラフィ工程において前記段差 を有するアライメントマークでマスク合わせをする。そ して、前記マスク合わせを通してMOSトランジスタの ゲート電極パターンを形成する。

> 【0016】ここで、前記導電性膜は多結晶シリコン 膜、高融点金属のシリサイド膜、高融点金属膜あるいは

> 【0017】上記のような本発明の構成により、半導体 装置の製造工程数の増加を伴うことなくアライメントマ ーク等の重ね合わせ用マークに段差を形成することが可 能となる。

[0018]

【発明の実施の形態】次に、本発明の第1の実施の形態 を図1乃至図3に基づいて詳細に説明する。 図1乃至図 3は、本発明に係わる半導体装置を製造工程順に示す模 式的断面図である。

·5 : :

型のシリコン基板11上に、熱酸化により膜厚20nm程度の第1の絶縁膜であるシリコン酸化膜12を形成し、シリコン酸化膜12上にCVD法により、耐酸化性があり第2の絶縁膜である膜厚が約150nmのシリコン窒化膜13を形成する。そしてフォトリソグラフィエ程及び異方性エッチング工程により、アライメントマークを形成する予定の領域及び素子分離として用いるSTI部の形成予定領域上におけるシリコン酸化膜12及びシリコン窒化膜13を開口させる。

a 5

【0020】次に、シリコン窒化膜13をマスクとして、異方性エッチングによりシリコン窒化膜13の開口部からシリコン基板11を所定の深さだけ除去し、素子分離用としてのトレンチ(溝)14とアライメントマークを形成するためのトレンチ15とを形成する。これらのトレンチ14、15は、素子部における素子分離を十分に行えるように、約0.4μmの深さで形成される。【0021】次に、図1(b)に示すように、トレンチ14、15の内壁にライナー酸化膜16を熱酸化により形成した後、HDP-CVD法により埋込み用絶縁膜17をシリコン基板11の全面に約0.8μm堆積し、ト20レンチ14、15を埋込み用絶縁膜17で埋め込む。【0022】次に、図1(c)に示すように、フォトリソグラフィ工程及びレジストマスク18を用いる異方性

【0023】通常、STIの形成過程においては、広い面積の活性領域の中央部にて、CMP工程の後に埋込み用絶縁膜17が残留する問題が生じる場合がある。埋込み用絶縁膜17が残留する問題が生じると、例えばその後の工程にてシリコン窒化膜13を除去する際に、埋込み用絶縁膜17がマスクとなりシリコン窒化膜13が除去しきれない、または残留している埋込み用絶縁膜17が浮いてもしまいパーティクルが発生する等の不具合が起きる。上述した図1(c)に示す、フォトリソグラフィ工程及び異方性エッチングは、この問題を防止するために行われている。

【0024】本発明の第1の実施の形態では、この図1 (c)に示すフォトリソグラフィ工程及び異方性エッチングにて、アライメントマークが形成される領域上の埋込み用絶縁膜17のエッチングを同時に行う。

【0025】続いて、図1(d)に示すように、CMP 6をパターニングしゲート電極27を形成する。この時 工程にて、シリコン窒化膜13を研磨ストッパーとして 50 のフォトリソグラフィ工程におけるマスク合わせは、ア

埋込み用絶縁膜17を全面研磨して平坦化する。これにより、埋込み絶縁物19はシリコン窒化膜13の表面と同等の高さとなる。この埋込み絶縁物19のうち、素子部のトレンチ14に位置するものがSTI部20を形成し、トレンチ15に位置するものがアライメントマーク21を構成するようになる。アライメントマークが形成される領域の埋込み絶縁物19は、あらかじめ所定の深さだけエッチング除去されているため、CMP研磨後のアライメントマーク形成予定領域のシリコン窒化膜13の膜厚は、素子部のSTI部20形成予定領域のカリコン窒化膜13の膜厚よりも薄くなる。そのため埋込み絶縁物19の膜厚も、アライメント形成予定領域の方が、素子部のSTI部20形成予定領域より薄くなる。

【0026】次に、図2(a)に示すように、ウェットエッチングによりシリコン窒化膜13を除去する。そして、図2(b)に示すように、ウェットエッチングによりシリコン酸化膜12を除去する。これらの工程後は、STI部20とアライメントマーク21の埋込み絶縁物19に段差はほとんどない。

0 【0027】次に、図2(c)に示すように、熱酸化により熱酸化膜22を形成する。ここで、STI部20とアライメントマーク21の埋込み絶縁物19の膜厚の変化はほとんどない。そしてフォトリソグラフィ工程及びイオン注入工程により、PMOSトランジスタ形成予定領域にn型不純物を注入し、n型ウェル領域23を形成する。さらに再びフォトリソグラフィ工程及びイオン注入工程により、NMOSトランジスタ形成予定領域にP型不純物を注入し、P型ウェル領域24を形成する。熱酸化膜22は、イオン注入の際のスルー膜として用いらのれる。

【0028】そして、図2(d)に示すように、ウェットエッチングによりシリコン基板11表面の熱酸化膜22を除去する。そして、図2(e)に示すようにゲート酸化膜25を熱酸化により形成する。

【0029】ここまでの工程で、図2(d)の工程にて 形成された、アライメントマーク形成予定領域と素子部 のSTI部形成予定領域の間の埋込み絶縁物19の膜厚 差が保存されるため、STI部20には段差が形成され ないのに対し、アライメントマーク21には段差が形成 される。

【0030】次に、図2(f)に示すように、ゲート酸化膜25上に例えばポリシリコン膜26からなる低透過率の被加工膜をCVD法により成膜する。この時、アライメントマーク21において段差が形成されているため、ポリシリコン膜26にも段差が再現される。この段差が新たなアライメントマークを構成する。

【0031】以下は従来の技術で説明したのと同様に形成される。図3(a)に示すように、ポリシリコン膜26をパターニングしゲート電極27を形成する。この時のフォトリソグラフィ工程におけるマスク合わせはア

6

. .

ライメントマーク21を検出することによって行われ る。そして、図3 (a) に示すように、NMOSトラン ジスタ形成予定領域及びPMOSトランジスタ形成予定 領域を順にフォトレジストで覆い、PMOSトランジス タ形成予定領域であるn型ウェル領域23にはp型不純 物(例えばボロン)をイオン注入し、NMOSトランジ スタ形成予定領域であるp型ウェル領域24にはn型不 鉢物 (例えばリンあるいはヒ素) をイオン注入する。詳 細は省略するが、図3(b)に示すように、これにより ソース/ドレインとして用いられる拡散層28,29が 10 の変化はほとんどない。 形成される。ここで、トレンチ14領域のSTI部2 0、トレンチ15領域のアライメントマーク21aはそ のままである。これにより、LDD (Lightly Doped Dr ain) 構造のソース・ドレイン拡散層が完成する。

【0032】本発明では、半導体装置の製造工程数の増 加を伴うことなくアライメントマーク等の重ね合わせ用 マークに段差を形成することが可能となり、半導体装置 の製造コストの増大、生産性の低下を防止することがで きる。

図5に基づいて詳細に説明する。図4と図5は、別の半 導体装置の製造工程を工程順に示す模式的断面図であ る。ここで、第1の実施の形態で説明した図1(b)ま では同じである。

【0034】そして、図4(a)に示すように、フォト リソグラフィ工程及び異方性エッチングにより、広い面 積の活性領域が形成される領域、及びアライメントマー クが形成される領域上の埋込み用絶縁膜17をレジスト マスク18aをエッチングマスクにして所定の厚さだけ 除去する。埋込み用絶縁膜17を除去する厚さは、埋込 30 み用絶縁膜17の膜厚からトレンチ15の深さを引いた 厚さより厚く、埋込み用絶縁膜17の膜厚より薄い厚さ であり、例えば約0.6µmである。埋込み用絶縁膜1 7を約0.6µm除去すると、トレンチ15内の埋込み 絶縁物19表面の高さは、シリコン基板11表面よりも 低くなる。ここで、トレンチ14の領域の埋込み用絶縁 膜17はエッチングされない。

【0035】本発明の第2の実施の形態では、この図4 (a) に示すフォトリソグラフィ工程及び異方性エッチ ングにて、トレンチ15に段差を有したアライメントマ 40 ーク21aが形成される。

【0036】続いて、図4 (b) に示すように、CMP 工程にて、シリコン窒化膜13を研磨ストッパーとして 埋込み用絶縁膜17を全面研磨して平坦化する。このよ うにして、STI部20のトレンチ14に埋込み絶縁物 19を形成する。ここで、トレンチ15には段差を有す るアライメントマーク21aが形成される。そして、図 4 (c) に示すように、ウェットエッチングによりシリ コン窒化膜13を除去する。更に、図4(d)に示すよ うに、ウェットエッチングによりシリコン酸化膜12を 50 イメントマーク21aはそのままである。

除去する。これらの工程後は、STI部20の埋込み絶 縁物19に段差はなくアライメントマーク21aの埋込 み絶縁物19には段差は存在する。

. 8

【0037】以後の工程は第1の実施の形態で説明した 工程とほぼ同じである。 すなわち、 図4 (e) に示すよ うに、熱酸化膜22を形成し、フォトリソグラフィ工程 及びイオン注入工程により、n型ウェル領域23および p型ウェル領域24を形成する。ここで、STI部20 とアライメントマーク21aの埋込み絶縁物19の膜厚

【0038】そして、図5 (a) に示すように、ウェッ トエッチングにより熱酸化膜22を除去し、図5(b) に示すように、ゲート酸化膜25を熱酸化により形成す る。ここでも、STI部20とアライメントマーク21 aの埋込み絶縁物の変化はほとんどない。

【0039】 ここまでの工程で、図4(a)の工程にて 形成された、アライメントマーク形成予定領域と素子部 のSTI部形成予定領域の間の埋込み絶縁物19の膜厚 差が保存されるため、STI部20には段差が形成され 【0033】次に、本発明の第2の実施の形態を図4と 20 ないのに対し、アライメントマーク21aは段差が形成 される。

> 【0040】そして、図5 (c) に示すように、ゲート 酸化膜25上に例えばポリシリコン膜26を成膜する。 この時、アライメントマーク21 aにおいて段差が形成 されているため、ポリシリコン膜26にも段差が再現さ れる。この段差が新たなアライメントマークを構成す

【0041】そして、図5 (d) に示すように、フォト リソグラフィー工程及び異方性エッチングにより、n型 ウェル領域23およびp型ウェル領域24上にゲート電 極27を形成する。この時フォトリソグラフィー工程に おけるマスク合わせは、トレンチ15領域のアライメン トマーク21a上のポリシリコン膜26が構成する段差 をアライメントマークとして検出することによって行 う。そして、ゲート電極27をパターニングすると、再 びトレンチ15の段差が露出するため、トレンチ15の 段差をアライメントマーク21aとして使用する。ここ で、トレンチ14領域のSTI部20にはほとんど段差 は生じない。

【0042】そして、図5 (e) に示すように、NMO Sトランジスタ形成予定領域及びPMOSトランジスタ 形成予定領域を順にフォトレジストで覆い、PMOSト ランジスタ形成予定領域にはp型不純物をイオン注入 し、NMOSトランジスタ形成予定領域にはn型不純物 をイオン注入する。詳細は省略するが、これによりソー ス/ドレインとして用いられる拡散層28,29が形成 される。これにより、LDD (Lightly Doped Drain)構 造のソース・ドレイン拡散層が完成する。ここで、トレ ンチ14領域のSTI部20、トレンチ15領域のアラ

1.0

【0043】以下、公知の方法によりサリサイド構造を 形成し、層間絶縁膜及びメタル配線を積層して形成する ことにより本発明の第2の実施の形態に係わる半導体装 置が完成する。

【0044】この実施の形態でも、第1の実施の形態で 説明したのと同様な効果が生じる。また、この場合に は、アライメントマークでの段差が第1の実施の形態の 場合より大きくなり、マスク合わせが更に容易になる。 【0045】上記の実施の形態では、重ね合わせ用マー クとしてアライメントマークについて説明した。本発明 10 製造工程順の断面図である。 はこれに限定されない。その他、重ね合わせ用マークと してフォトリソグラフィ工程で用いるバーニア、自動重 ね合わせ測定マークを上記実施の形態と同様にして形成 できる。

【0046】なお、以上に述べた実施の形態において は、低透過率の被加工膜としてポリシリコン膜を用いて いるが、他の材料を用いてもよい。例えばタングステン シリサイド膜のような高融点金属のシリサイド膜や、ポ リシリコン膜と高融点金属膜との積層膜を用いてもよ 11

[0047]

【発明の効果】以上に説明したように、本発明では、半 導体装置製造のフォトリソグラフィ工程で用いる重ね合 わせ用マークおよび半導体素子を形成する活性領域間に トレンチ素子分離領域を有する半導体装置の製造方法に おいて、半導体基板をドライエッチングで形成した溝を 充填するように全面に埋込み用絶縁膜を堆積させた後、 重ね合わせ用マーク形成予定領域の溝上と活性領域のう ちの一部の活性領域上の埋込み用絶縁膜を選択的に所定 の膜厚だけエッチングする。そして、上記埋込み絶縁膜 30 22,112 熱酸化膜 の化学機械研磨を通して、活性領域間に設けた溝に絶縁 体物を充填すると共に重ね合わせ用マーク形成予定領域 の溝に段差を有するように絶縁体物を形成して重ね合わ せ用マークを形成する。

【0048】本発明により、半導体装置の製造工程数の 増加を伴うことなくアライメントマーク等の重ね合わせ 用マークに段差を形成することが可能となり、半導体装 置の製造コストの増大、生産性の低下を防止することが できる。

【図面の簡単な説明】

【図1】本発明に第1の実施の形態を説明するための重 ね合わせマークの製造工程順の断面図である。

【図2】上記製造工程の続きを示す重ね合わせマークの 製造工程順の断面図である。

【図3】上記製造工程の続きを示す重ね合わせマークの

【図4】本発明に第2の実施の形態を説明するための重 ね合わせマークの製造工程順の断面図である。

【図5】上記製造工程の続きを示す重ね合わせマークの 製造工程順の断面図である。


【図6】 従来の技術を説明するための重ね合わせマーク の製造工程順の断面図である。

【図7】上記製造工程の続きを示す重ね合わせマークの 製造工程順の断面図である。

【符号の説明】


- 11, 111 シリコン基板
 - 12 シリコン酸化膜
 - シリコン窒化膜 13
 - 14, 15, 113, 114 トレンチ
 - 16 ライナー酸化膜
 - 17 埋込み用絶縁膜
 - 18, 18a, 118 レジストマスク
 - 19,115 埋込み絶縁物
 - 20.115a STI部
 - アライメントマーク 21, 21a, 115b
- - 23, 116 n型ウェル領域
 - 24, 117 p型ウェル領域
 - 25, 119 ゲート酸化膜
 - 26, 120 ポリシリコン膜
 - ゲート電極 27, 121
 - 28, 29, 122, 123 拡散層

【図3】




1.0


【図1】





【図2】




【図7】









【図4】



【図5】





【図6】

